Postingan

Gambar
Tugas Pendahuluan 2 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja Rangkaian 5. Link Download   1. Kondisi [kembali] Modul 1 Percobaan 2 Kondisi 6 Buatlah rangkaian seperti pada modul percobaan, Kemudian buatlah kondisi dengan inputan berupa saklar SPDT dengan output berupa LED yellow .  Rangkaian Encoder : D2' = 1, D3 = 1, D4' = 0, D6' = 1, D9' = 1   2. Gambar Rangkaian Simulasi  [kembali]   3. Video Simulasi  [kembali]   4. Prinsip Kerja Rangkaian  [kembali] Rangkaian ini merupakan rangkaian 10-4 Encoder input dan output aktif low dengan IC74247. IC74147 merupakan priority encoder aktif low yang berarti input akan aktif oleh ic jika bernilai 0(low).  Pada rangkaian digunakan beberapa saklar spdt sebagai sumber input sedangkan iutput decoder diamati melalui LED Yellow. Setiap saklar dihubungkan ke masing masing pin input encoder (DO-D9) s...
Gambar
Tugas Pendahuluan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja Rangkaian 5. Link Download   1. Kondisi [kembali] Modul 1 Percobaan 1 Kondisi 7 Buatlah sebuah rangkaian lengkap yang memuat 3 gerbang NAND dengan 2, 3 input dan 4 input, kemudian gerbang NOR dengan 2 dan 4 input,kemudian 2 gerbang XOR dan 2 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED MERAH atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT.   2. Gambar Rangkaian Simulasi  [kembali]   3. Video Simulasi  [kembali]   4. Prinsip Kerja Rangkaian  [kembali] Rangkaian pada gambar merupakan rangkaian logika kombinasi yang menggunakan beberapa gerbang dasar seperti  XOR, XNOR, NAND, dan NOR . Input rangkaian diperoleh dari tiga buah saklar SPDT (SW1, SW2, dan SW3) yang merepresentasikan variabel logika biner (0 dan 1). Setiap perubahan posisi sakla...
Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... Tugas Pendahuluan 1 Tugas Pendahuluan 2 Laporan Akhir 1 Laporan Akhir 2 Laporan Akhir 3 MODUL 1 GERBANG LOGIKA DASAR 1. Tujuan [Kembali]       a. Merangkai dan menguji operasi dari gerbang logika dasar     b. Merangkai dan menguji gerbang logika dasar, Aljabar Boelean, dan PetaKarnaugh     c. Merangkai dan menguji rangkaian Encoder dan Decoder     d.  Merangkai dan menguji rangkaian Multiplexer dan Demultiplexer 2. Alat dan Bahan [Kembali]     a. Panel DL 2203C      b. Panel DL 2203D      c. Panel DL 2203S  d. Jumper 3. Dasar Teori [Kembali] 1. Gerbang Logika Gerbang Logika atau dalam bahasa Inggris disebut dengan Logic Gate adalah dasar pembentuk Sistem Elektronika Digital yang berfungsi untuk mengubah satu a...
Gambar
>   Modul 1 - Gerbang Logika [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ...  Tugas Pendahuluan 1 Tugas Pendahuluan 2 Laporan Akhir 1 Laporan Akhir 2 Laporan Akhir 3 1. Tujuan [Kembali] 1. Merangkai dan menguji operasi dari gerbang logika. 2. Merangkai dan menguji gerbang logika dan Aljabar Boelean. 3. Merangkai dan menguji rangkaian Encoder dan Decoder. 4. Merangkai dan menguji rangkaian Multiplexer dan Demultiplexer 2. Alat dan Bahan [Kembali]          Panel DL 2203C    Panel DL 2203S  Jumper  Laptop Software Proteus ver minimal 8.17 3. Dasar Teori [Kembali] GERBANG LOGIKA DASAR a. Gerbang AND                                        Gambar 1.1 (a) Rangkaian dasar gerbang AND (b) Simbol gerbang AND  Tabel 1.1 Tabel Kebenaran...